PATENT ABSTRACTS OF JAPAN

(11)Publication number:

63-234319

(43)Date of publication of application: 29.09.1988

(51)Int.CI.

GO6F 3/153

(21)Application number: 62-069413

(71)Applicant: MITSUBISHI ELECTRIC CORP

(22)Date of filing:


23.03.1987

(72)Inventor: WAKIMOTO KINGO

(54) DISPLAY CIRCUIT

(57)Abstract:

PURPOSE: To prevent the flickering produced on a display screen despite the writing and display requests given asynchronously, by providing an access arbitrating circuit to keep an access request given from a CPU during a display period waiting to a display memory. CONSTITUTION: A synchronism control signal 12 for access request given from a display timing generating circuit 3 is set at an H level together with an access given to a display RAM 2 via the circuit 3, and a multiplexer 6 and a display device 21 is working. Under such conditions, an access request signal 8 given from a CPU 1 becomes active. Thus, the access request given from the CPU 1 is kept waiting by an access arbitrating circuit 10. Then, the request kept waiting is validated by the circuit 10 when the display period of the circuit 3 is over. Then, an access is given to the RAM 2 from the CPU 1 for execution of a rewriting job. Thus, the flickering occurring on a display screen can be avoided with no conflict produced between writing and display requests if given asynchronously with each other.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

⑲ 日本国特許庁(JP)

⑪特許出願公開

⑫ 公 開 特 許 公 報 (A)

昭63-234319

⑤Int.Cl.¹

識別記号

庁内整理番号

匈公開 昭和63年(1988)9月29日

G 06 F 3/153

3 3 6

7341-5B

審査請求 未請求 発明の数 1 (全5頁)

②特 願 昭62-69413

②出 願 昭62(1987)3月23日

70発明者 脇本

欣 吾

兵庫県伊丹市瑞原 4 丁目 1 番地 三菱電機株式会社北伊丹

製作所内

⑪出 願 人 三菱電機株式会社

東京都千代田区丸の内2丁目2番3号

砂代 理 人 弁理士 大岩 増雄 外2名

明相自

1. 発明の名称

表示回路

2. 特許請求の範囲

(1) CPUからのアクセス要求に応じてメモリに記憶されている情報の協換えを行なうとともに、前記情報を読出して所定の表示装置に与える表示回路において、

前記情報の表示期間中に発生した前記アクセス要求に対して、前記CPUを特機させ、前記表示期間の完了後に前記アクセス要求を有効とせしめるアクセス裁定回路を設けたことを特徴とする表示回路。

(2) 所定の基準信号の一サイクルの半分を表示別問とし、他の半分をCPUがメモリをアクセス可能である別間として設定するとともに、前記表示別間以外に発生した前記CPUからのアクセス要でにかどうかを判定し、アクセス完了可能と判定されたときのみに前記CPUからのアクセス要

求を有効とし、それ以外の場合には前記CPUの 特機と表示期間完了後のアクセス要求の有効化と を行なわせる回路をアクセス裁定回路として設け たことを特徴とする特許請求の範囲第1項記板の 表示回路。

3. 発明の詳細な説明

(産業上の利用分野)

この発明は、メモリに記憶されている情報の事 換えを行なうとともに、この情報を読出して所定 の表示装置に与える表示回路に関するものである。

(従来の技術)

第3 図は従来の表示回路を示すプロック図であり、図において、1 は C P U 、 2 は情報を記憶しておくメモリとしての V R A M 、 3 は V R A M 2 に対する表示用アドレス信号 5 などを所定のおくないので発生させる表示タイミング発生回路 3 からの数別アドレス信号 6 は C P U 1 からの数例用アドレス信号 4 と C P U 1 からの数例用アドレス信号 4 と C P U 1 からの数例用アドレス信号 5 とを、表示タイミング発生回路 3 からの切り

、示信号 7 に基づき切換えて V R A M 2 に与えるマルチプレクサ、 8 は C P U 1 から V R A M 2 へ出力され、アクセス 要求時にアクティプとなる アクセス 要求信号、 9 は V R A M 2 のデータパスである。そして、このデータパス 9 は、 図示しないセレクト信号によって切換わるセレクタ 2 0 を介して、 C P U 1 および表示装置 2 1 に接続されている。

次に動作について説明する。表示回路の動作には、VRAM2に記憶されている情報を読出して表示装置に与える動作(以下、表示動作と言う。)と、CPU1がVRAM2に記憶されている情報をリフレッシュなどの目的で複換える動作(以下、単換動作と言う。)とがある。そこで、まず表示動作について説明する。

表示動作時には、マルチプレクサ6に対して表示タイミング発生回路3関への切換指示信号7が与えられており、マルチプレクサ6は表示タイミング回路3関に切換えられている。これによって、表示タイミング発生回路3から出力された表示用

ところで、これらの動作を関連づけることなく 互いに独立して動作可能とした場合には、表示動作中(すなわち、情報の表示期間中)であっても CPU1がVRAM2へのアクセスを要求して谐 動作が行なわれることになり、VRAM2から 出力された情報を表示している表示装置21の適 面がちらつくなどの障害が出るという問題がある。 これに対しては

① 出換動作は粉線期間中に行なうものとして、 表示動作と出換動作を行なうタイミングを設定する、

②インターフェースを同期パス型として、CPU1からVRAM2へ出力されるアクセス要求信号8のサイクルを表示用アドレス信号5のサイクルと同期させ、例えば、サイクルの前半で表示動作を行ない、後半で相換動作を行なうものとして割付ける、

などの対策がとられている。しかしながら、表示動作と複数動作とのタイミング設定や同期バス型のインターフェイスの使用は常に行なわれるわ

アドレス信号 5 が、マルチプレクサ 6 を介して V R A M 2 へと入力される。そして、表示用アドレス信号 5 が指定するアドレスにストアされている情報は V R A M 2 より出力され、データバス 9 およびセレクタ 2 O を介して表示装置 2 1 に与えられる。

一方、退換動作時には、マルチプレクサ6に対してCPU11個への切換指示信号7が与えられており、マルチプレクサ6はCPU11側に切換出力になって、CPU11からVRAM2へとかけなって、CPU12を外間をとされる。その関係とされるのでデータしての投資が可能とされることを介しているを介してVRAM2へと与えられ、この関係用アドレス信号4が指定レクサ6を介してCPU11にストアされている情報は、CPU11にスタッカよびセレクタ20を介してCPU1によってお換えられる。

(発明が解決しようとする問題点)

けではなく、非同期で動作させる場合も少なくない。このため、非同期の場合にも上述のようなちらつきを防止することができる表示回路の開発が 望まれている。

この発明は、上記のような問題点を解説するためになされたもので、非周期で出換要求と表示要求とがなされる場合にも表示画面をちらつかせることのない表示回路を得ることを目的とする。

(問題点を解決するための手段)

この発明に係る表示回路には、情報の表示期間中にCPUがアクセス要求をした場合には、表示財間が完了するまでCPUを特機させ、表示財間の完了後にCPUのアクセス要求を有効とするアクセス裁定回路を設けている。

(作用)

この発制におけるアクセス裁定回路は、情報の表示期間中になされたCPUからメモリへのアクセス要求を保留するとともにCPUを特徴させ、表示期間の完了後にメモリへのアクセス要求を行なわせることにより、情報の表示削個中にCPU

・ がメモリをアクセスしないようにする。

(実施例)

以下、この発明の一変施例を図について説明する。第1図は、この発明の一実施例による表示回路を示すプロック図である。ただし、ここでは、 従来の表示回路と異なる点について説明する。

次に、第1図の回路における各借号の内容と動作とについて説明する。第2回はこの表示回路の動作のタイミングを示すタイミング図である。以下、このタイミング図を参照しつつ、CPU1か

C P U 1 から V R A M 2 へ出力されているアクセス要求信号 8 が、第 2 図 (c) に示すタイミング A (すなわち、表示別間中)でアクティブ"し"になったとする。

このため、今ここで考えているように表示射間中にアクセス要求信号8がアクティブになると、アクセス裁定回路10はCPU1に対して特機信

らアクセス要求があった場合のアクセス扱定回路 10の動作を中心に説明する。

第2図(a) は、表示タイミング発生回路3で表示川アドレス信号5を発生させる基本となるクロック信号であり、このクロック信号が同用制御信号12としてアクセス報定回路10に与えられる。アクセス報定回路10では表示期間とお外間とお、同期制御信号12の半サイクル行に交互に割り付けられる。また、アクセス規定回路10は、局期制御信号12の半サイクル周別で切換指示を行なう切換指示信号7をマルチプレクサ6へと出力する。

従って、マルチプレクサ6はCPU1からVRAM2へのアクセス要求の有無にかかわらず、CPU1側と表示タイミング発生回路3個との切換動作を行ない、第2図(b) に示すように、VRAM2は、由換用アドレス信号4と表示用アドレス信号5とを交互に受入れることができる状態となる。

今、CPU1からの歯換アクセス要求が発生し、

写13を出力して、CPU1にアクセス要求を保留させる。そして、表示用間の完了後、特機信号13を解除してCPU1がVRAM2をアクセスすることを許可する。それによって、VRAM2のストア内容の独換えが行なわれる。

次に、アクセス要求信号8が、第2図(d) に示すタイミングB、または、第2図(e) に示すタイミングC(すなわち、表示期間の完了後)でアクティブになったとする。この場合には、アクティブは定回路10はアクセス要求信号8がアクティブとなったタイミングB,Cから次の表示期間をでの残余期間を、予め設定されたVRAM2の谐換えに要する時間と比較する。

そして、次の表示期間までにアクセス完了可能の場合(第2回(d))には特機信号13を出力しない。このため、CPU1はVRAM2をアクセスしてVRAM2の指定されたアドレスにストアされている情報の路換動作を行なう。

一方、次の表示期間までにアクセス完了不可能 の場合(第2図(e))にはアクセス裁定回路10 *はCPU1に対して特機信号13を出力して、CPU1からのアクセス要求を次の表示期間の完了 後まで保留させる。そして、表示期間の完了後、 特機信号13を解除してCPU1がVRAM2を アクセスすることを許可する。

このようにすれば、竹根の表示別園中に発生したアクセス要求ばかりでなく、表示別間以外であっても次の表示別間までにアクセスを完了することが不可能なタイミングで発生したアクセス要求をも保留することができるため、表示別園中に CPU 1 が V R A M 2 をアクセスすることがなくなり、西面のちらつきの問題は解消する。

1

なお、上記実施例では、アクセス銀定回路10には予めVRAM2の自決えに受する時間が設定されていたが、任意の期間をプログラムによって外部から設定可能とすれば、自決えに要する期間Vの異なる各種メモリにも対応することができる。これは、ストとえばカウンタを用いて上記書換所要時間に対応する計時を行なう際には、このカウンタを

来の表示回路を示すプロック図である。

図において、1はCPU、2はメモリ、10はアクセス裁定回路、12は周期制御信号である。なお、各図中同一符号は同一または相当部分を

なお、各図中向一行身は同一または相当部分を 示す。

代理人 大岩増雄

セッタブルカウンタとしておけばよい。


また、上記のように出換所要時間を考慮するようにアクセス級定回路10を形成することが最も 望ましいが、表示期間内のアクセス要求について のみ特徴信号13を発生するようにしても、従来 よりは優れた表示回路となる。


(発明の効果)

以上のように、この発明によれば、情報の表示
別問中にCPUがアクセス要求をした場合に、表別
別の完了後にCPUのアクセス要求を有効とする
アクセス裁定回路を設けたので、情報の表示別
中に充生したCPUからのアクセス要求ではメモリがアクセスされず、非同用で臨機要求と表示
東とが行なわれる場合にも表示画面をちらつかせない表示回路を得られる効果がある。

4. 図面の簡単な説明

第 1 図はこの発明の一実施例による表示回路を示すプロック図、第 2 図は実施例の表示回路の動作のタイミングを示すタイミング図、第 3 図は従





第 3 図

